El XC7A50T-3FGG484E ha estat optimitzat per a aplicacions de baix consum que requereixen transceptors en sèrie, DSP alt i rendiment lògic. Proporciona el cost total del material menor per a aplicacions sensibles a l’alt rendiment i de costos.
El XC7A50T-3FGG484E ha estat optimitzat per a aplicacions de baix consum que requereixen transceptors en sèrie, DSP alt i rendiment lògic. Proporciona el cost total del material menor per a aplicacions sensibles a l’alt rendiment i de costos.
Característiques funcionals
La lògica FPGA avançada d’alt rendiment basada en la tecnologia de la taula de cerca de 6 entrades veritables, configurable com a memòria distribuïda.
RAM de blocs de doble port de 36 kb amb lògica FIFO integrada per a buffering de dades en xip.
Tecnologia de Selectio ™ d’alt rendiment, que suporta les interfícies DDR3 de fins a 1866 MB/s.
Connexió en sèrie d’alta velocitat, transceptor Gigabit integrat, amb velocitats que van des de 600 MB/s fins a 6,6 GB/s i després fins a 28,05 GB/s, proporcionant un mode especial de baix consum optimitzat per a interfícies de xip a xip.
La interfície analògica configurable de l’usuari integra un convertidor analògic a digital de 1msp de canal de doble canal i sensors tèrmics i de potència.
Xip de processador de senyal digital, equipat amb multiplicadors de 25 x 18, acumulador de 48 bits i diagrama de pre-escala per al filtratge d’alt rendiment, inclòs el filtratge de coeficients simètrics optimitzat.
Un potent xip de gestió de rellotges que combina bucles bloquejats en fase i mòduls de gestió de rellotges del mode híbrid, capaços d’assolir una gran precisió i baixa.
Bloc integrat per PCIe, adequat per a dissenys de ports i ports arrels fins a x8 gen3.
Opcions de configuració múltiples, incloent suport per a l'emmagatzematge de mercaderies, xifrat AES de 256 bits amb autenticació HRC/SHA-256 i detecció i correcció de SEU integrades.
