El XC7A50T-3FGG484E s'ha optimitzat per a aplicacions de baixa potència que requereixen transceptors sèrie, DSP elevat i rendiment lògic. Proporcioneu el cost total de material més baix per a aplicacions d'alt rendiment i sensibles als costos.
El XC7A50T-3FGG484E s'ha optimitzat per a aplicacions de baixa potència que requereixen transceptors sèrie, DSP elevat i rendiment lògic. Proporcioneu el cost total de material més baix per a aplicacions d'alt rendiment i sensibles als costos.
Característiques funcionals
Lògica FPGA d'alt rendiment avançada basada en tecnologia de taula de cerca de 6 entrades, configurable com a memòria distribuïda.
RAM de bloc de port dual de 36 Kb amb lògica FIFO integrada per a la memòria intermèdia de dades al xip.
Tecnologia SelectIO ™ d'alt rendiment, compatible amb interfícies DDR3 de fins a 1866 Mb/s.
Connexió sèrie d'alta velocitat, transceptor gigabit integrat, amb velocitats que van des de 600 Mb/s fins a 6,6 Gb/s i després fins a 28,05 Gb/s, proporcionant un mode especial de baix consum optimitzat per a interfícies xip a xip.
La interfície analògica configurable per l'usuari integra un convertidor analògic a digital de 1MSPS de 12 bits de doble canal i sensors tèrmics i de potència en xip.
Xip de processador de senyal digital, equipat amb multiplicadors de 25 x 18, acumulador de 48 bits i diagrama d'escala prèvia per a un filtrat d'alt rendiment, inclòs el filtratge de coeficients simètrics optimitzat.
Un potent xip de gestió del rellotge que combina bucles bloquejats en fase i mòduls de gestió del rellotge en mode híbrid, capaç d'aconseguir una alta precisió i una baixa fluctuació.
Bloc integrat PCIe, adequat per a dissenys de ports arrel i terminals de fins a x8 Gen3.
Múltiples opcions de configuració, inclosa la compatibilitat amb l'emmagatzematge de productes bàsics, el xifratge AES de 256 bits amb autenticació HRC/SHA-256 i la detecció i correcció SEU integrades.
