XCKU060-2FFVA1156E La matriu de porta programable de camp (FPGA) té l’ample de banda de processament de senyal més alt entre els transceptors de propera generació de gamma mitjana.
XCAU10P-1SBVB484I és un dispositiu optimitzat per costos amb l’ample de banda en sèrie i la densitat de computació de senyal, adequat per a aplicacions de xarxa crítica, processament visual i de vídeo i connexions segures
L’arquitectura de primera generació XC7Z045-2FFG900E és una plataforma flexible que proporciona una alternativa totalment programable als usuaris tradicionals d’ASIC i SOC mentre llança noves solucions. Arm® Cortex ™: el processador A9 inclou les configuracions Dual Core (Zynq-7000) i un nucli únic (Zynq-7000S) Cortex-A9 per triar, proporcionant una lògica programable de 28nm integrada per rendiment Watt, amb el consum d’energia i els nivells de rendiment que superen els dels processadors discrets i els sistemes FPGA
El XC7K160T-2FBG676I FPGA proporciona el millor rendiment de costos i el baix consum d’energia per a aplicacions de ràpid creixement i comunicació sense fils. El KindEx-7 FPGA té un excel·lent rendiment i connectivitat, amb un preu al mateix nivell que abans limitat a les aplicacions de màxima capacitat.
XC7K325T-1FFG676I proporciona la millor rendibilitat i un baix consum d'energia per a aplicacions en creixement ràpid i comunicació sense fils. El KindEx-7 FPGA té un rendiment i una connectivitat excel·lents, amb un preu al mateix nivell que anteriorment limitat a les aplicacions de més alta capacitat
MT40A512M16TB-062E: R és una memòria d'accés aleatòria dinàmica d'alta velocitat que es configura internament com a 8 conjunts de DRAM en la configuració X16 i 16 conjunts de DRAM en la configuració X4 i X8. DDR4 SDRAM utilitza l’arquitectura de Refresh 8N per aconseguir un funcionament d’alta velocitat. L’arquitectura prefetch 8N es combina amb una interfície dissenyada per transmetre dues paraules de dades per cicle de rellotge al pins d’E/S.
